炼数成金 门户 商业智能 芯片 查看内容

一片晶圆仅做一颗芯片!史上最大芯片诞生!1.2万亿个晶体管

2019-8-20 13:56| 发布者: 炼数成金_小数| 查看: 18384| 评论: 0|原作者: 易建芯|来自: EETOP

摘要: 1.2万亿个晶体管,一片12英寸晶圆仅能做一颗芯片,史上最大芯片诞生!专门面向AI任务!这颗巨型芯片,面积42225 平方毫米,拥有1.2 万亿个晶体管,400000 个核心,片上内存18G字节,内存带宽19PByte/s,fabric带宽10 ...

网络 神经网络 GPU 芯片 内核

1.2万亿个晶体管,一片12英寸晶圆仅能做一颗芯片,史上较大芯片诞生!专门面向AI任务!

这颗巨型芯片,面积42225 平方毫米,拥有1.2 万亿个晶体管,400000 个核心,片上内存18G字节,内存带宽19PByte/s,fabric带宽100Pbit/s。是目前芯片面积较大的英伟达GPU的56.7倍!

一块12英寸晶圆仅做一颗芯片


是目前芯片面积较大的英伟达GPU的56.7倍!

这就是有史以来较大的芯片——Cerebras Wafer Scale Engine!是由人工智能初创公司Cerebras Systems公司推出,拥有1.2万亿个晶体管。1971年英特尔首款4004处理器拥有2,300个晶体管,最近的Advanced Micro Devices处理器拥有320亿个晶体管。

如何制造?
大多数芯片实际上是在12英寸硅晶元片上创建的芯片集合,每块硅晶圆片可以集成成百上千颗芯片。但Cerebras Systems芯片是在单个晶圆上互连的单芯片。这些互连设计使其全部保持高速运行,因此万亿个晶体管全部一起工作。

通过这种方式,Cerebras Wafer Scale Engine是有史以来较大的处理器,它专门设计用于处理人工智能应用。该公司本周正在加利福尼亚州帕洛阿尔托的斯坦福大学举行的Hot Chips会议上讨论这项设计。

三星实际上已经制造了一个闪存芯片,即eUFS,拥有2万亿个晶体管。但Cerebras芯片专为加工而设计,拥有400,000个核心,42,225平方毫米。它比较大的Nvidia图形处理单元大 56.7倍,该单元的尺寸为815平方毫米和211亿个晶体管。

WSE还包含3,000倍的高速片上存储器,并且具有10,000倍的存储器带宽。

该芯片来自Andrew Feldman领导的团队,后者曾创建微型服务器公司SeaMicro,并以3.34亿美元的价格出售给Advanced Micro Devices。Cerebras Systems的联合创始人兼首席硬件架构师Sean Lie将概述热芯片上的Cerebras Wafer Scale Engine。加利福尼亚州Los Altos公司拥有194名员工。


上图:安德鲁费尔德曼与原始的SeaMicro盒子。
芯片尺寸在AI中非常重要,因为大芯片可以更快地处理信息,在更短的时间内产生答案。减少洞察时间或“培训时间”,使研究人员能够测试更多想法,使用更多数据并解决新问题。谷歌,Facebook,OpenAI,腾讯,百度和许多其他人认为,今天人工智能的基本限制是培训模型需要很长时间。因此,缩短培训时间消除了整个行业进步的主要瓶颈。

当然,芯片制造商通常不会制造这么大的芯片。在单个晶片的制造过程中通常会出现一些杂质。如果一种杂质会导致一块芯片发生故障,实际制造出的芯片产量有一定良率,不可能100%都能用。但Cerebras设计的芯片留有冗余,一种杂质不会导致整个芯片都不能用。

性能优势及用途
一个芯片提供超级计算机级的计算能力

“Cerebras WSE”专为人工智能设计而设计,其中包含了不少基础创新,解决了限制芯片尺寸的长达数十年的技术挑战 - 如芯片良率,功率传送、封装等,推动了较先进技术的发展。和包装,每个架构决策都是为了优化AI工作的性能。结果是,Cerebras WSE根据工作量提供了数百或数千倍的现有解决方案的性能,只需很小的功耗和空间。”Cerebras Systems首席执行官的Fieldman说。

通过加速神经网络训练的所有元素来实现这些性能提升。神经网络是一种多级计算反馈回路。输入在循环中移动速度越快,循环学习的速度越快,即训练时间越短。可以通过加速循环内的计算和通信来加速输入的循环速度。

Linley Group首席分析师Linley Gwennap在一份声明中说:“Cerebras凭借其晶圆级技术实现了巨大的飞跃,在单片硅片上实现了比任何人想象的更多的处理性能。为了实现这一壮举,该公司已经解决了一系列恶性工程挑战,这些挑战几十年来阻碍了该行业,包括实施高速芯片到芯片通信,解决制造缺陷,封装如此大的芯片,以及提供高成本 - 密度电源和冷却。通过将各种学科的较高级工程师聚集在一起,Cerebras在短短几年内创造了新技术并交付了一个产品,这是一项令人印象深刻的成就。”

Cerebras WSE芯片面积比目前较大的GPU大56.7倍, 并提供更多核心进行计算,有更多核心靠近内存,因此内核可以高效运行。由于这些大量的内核和内存位于单个芯片上,因此所有通信都在芯片上进行,通信带宽高、延迟低,因此核心组可以以较高效率进行协作。

Cerebras WSE中的46,225平方毫米的芯片面积上包含40万个AI优化核心,无缓存、无开销的计算内核,以及18G字节的本地化分布式超高速SRAM内存。内存带宽为每秒9PB(9000TB)。这些核心通过细粒度、全硬件、片上网络连接在一起,可提供每秒100Pb(100*1000Tb)的总带宽。更多核心、更多本地内存和低延迟高带宽结构,共同构成了面向AI加速任务的较佳架构。

“虽然AI在一般意义上被使用,但没有两个数据集或两个AI任务是相同的。新的AI工作负载不断涌现,数据集也在不断变大,”Tirias Research首席分析师兼创始人Jim McGregor在一份声明中表示。

“随着AI的发展,芯片和平台解决方案也在不断发展。Cerebras WSE是半导体和平台设计方面的一项惊人的工程成就,它在单个晶圆级的解决方案中提供了超级计算机级的计算能力、高性能内存和带宽。”

Cerebras 表示,如果没有多年来与台积电(TSMC)的密切合作,他们不可能取得这个创纪录的成就。台积电是全球较大的半导体代工厂,在先进工艺技术方面处于领先地位。WSE芯片由台积电采用先进的16nm制程技术制造。

更加深入的学习计算
WSE包含400,000个AI优化的计算核心。被称为稀疏线性代数核心的SLAC,计算核心灵活,可编程,并针对支持所有神经网络计算的稀疏线性代数进行了优化。SLAC的可编程性确保内核可以在不断变化的机器学习领域中运行所有神经网络算法

由于稀疏线性代数核心针对神经网络计算基元进行了优化,因此它们可实现业界较佳利用率 - 通常是图形处理单元的三倍或四倍。此外,WSE核心包括Cerebras发明的稀疏性收集技术,以加速稀疏工作负载(包含零的工作负载)的计算性能,如深度学习

WSE包含40万个AI优化的计算内核(compute cores)。这种计算内核被称为稀疏线性代数核(Sparse Linear Algebra Cores, SLAC),具有灵活性、可编程性,并针对支持所有神经网络计算的稀疏线性代数进行了优化。SLAC的可编程性保证了内核能够在不断变化的机器学习领域运行所有的神经网络算法。

由于稀疏线性代数内核是为神经网络计算进行优化的,因此它们可实现业界较佳利用率——通常是GPU的3倍或4倍。此外,WSE核心还包括Cerebras发明的稀疏捕获技术,以加速在稀疏工作负载(包含0的工作负载)上的计算性能,比如深度学习。

零在深度学习计算中很普遍。通常,要相乘的向量和矩阵中的大多数元素都是0。然而,乘以0是浪费硅,功率和时间的行为,因为没有新的信息。

因为GPU和TPU是密集的执行引擎——引擎的设计永远不会遇到0——所以它们即使在0时也会乘以每一个元素。当50-98%的数据为零时,如深度学习中经常出现的情况一样,大多数乘法都被浪费了。由于Cerebras的稀疏线性代数核心永远不会乘以零,所有的零数据都被过滤掉,可以在硬件中跳过,从而可以在其位置上完成有用的工作。

高效,高性能的片上存储器-比GPU大3000倍
内存是每一种计算机体系结构的关键组成部分。靠近计算的内存意味着更快的计算、更低的延迟和更好的数据移动效率。高性能的深度学习需要大量的计算和频繁的数据访问。这就要求计算核心和内存之间要非常接近,而在GPU中却不是这样,GPU中绝大多数内存都很慢,而且离计算核心很远。

Cerebras Wafer Scale Engine包含了比迄今为止任何芯片都要多的内核和本地内存,并且在一个时钟周期内拥有18GB的片上内存。WSE上的核心本地内存的集合提供了每秒9PB的内存带宽——比较好的GPU大3000倍的片上内存和10000倍的内存带宽。

带宽,低延迟通信结构
Swarm通信结构是WSE上使用的处理器间通信结构,它以传统通信技术功耗的一小部分实现了带宽的突破和低延迟。Swarm提供了一个低延迟、高带宽的2D网格,它将WSE上的所有400,000个核连接起来,每秒的带宽总计达100 petabits。


路由、可靠的消息传递和同步都在硬件中处理。消息会自动激活每个到达消息的应用程序处理程序。Swarm为每个神经网络提供了一个独特的、优化的通信路径。软件根据正在运行的特定用户定义的神经网络的结构,配置通过400,000个核心的最优通信路径,以连接处理器。

典型的消息通过一个具有纳秒延迟的硬件链接。一个大脑WSE的总带宽是每秒100 pb。不需要TCP/IP和MPI等通信软件,因此可以避免性能损失。这种结构的通信能量成本远低于1皮焦耳每比特,这比图形处理单元低了近两个数量级。结合了巨大的带宽和极低的延迟,群通信结构使大脑WSE比任何当前可用的解决方案学习得更快。

原文:https://venturebeat.com/2019/08/19/cerebras-systems-unveils-a-record-1-2-trillion-transistor-chip-for-ai/amp/?from=timeline

声明:本文版权归原作者所有,文章收集于网络,为传播信息而发,如有侵权,请联系小编及时处理,谢谢!

欢迎加入本站公开兴趣群
商业智能与数据分析群
兴趣范围包括:各种让数据产生价值的办法,实际应用案例分享与讨论,分析工具,ETL工具,数据仓库,数据挖掘工具,报表系统等全方位知识
QQ群:81035754
1

鲜花

握手

雷人

路过

鸡蛋

刚表态过的朋友 (1 人)

相关阅读

最新评论

热门频道

  • 大数据
  • 商业智能
  • 量化投资
  • 科学探索
  • 创业

即将开课

 

GMT+8, 2019-9-17 10:12 , Processed in 0.194213 second(s), 25 queries .